Renesas Electronics, Clock-buffere, 28 Ben, TSSOP
- RS-varenummer:
- 263-7987
- Producentens varenummer:
- 9DB633AGILF
- Brand:
- Renesas Electronics
Der er mulighed for mængderabat
Se mængderabatterIndhold (1 rør af 50 enheder)*
Kr. 1.664,15
(ekskl. moms)
Kr. 2.080,20
(inkl. moms)
GRATIS levering for online ordrer over 600,00 kr.
Midlertidigt ikke på lager
- Afsendelse fra 04. maj 2027
Har du brug for mere? Indtast den mængde, du har brug for, og klik på "Tjek leveringsdatoer"
Enheder | Per stk. | Pr rør* |
|---|---|---|
| 50 - 50 | Kr. 33,283 | Kr. 1.664,15 |
| 100 - 200 | Kr. 30,12 | Kr. 1.506,00 |
| 250 - 450 | Kr. 29,356 | Kr. 1.467,80 |
| 500 - 950 | Kr. 28,59 | Kr. 1.429,50 |
| 1000 + | Kr. 27,891 | Kr. 1.394,55 |
*Vejledende pris
- RS-varenummer:
- 263-7987
- Producentens varenummer:
- 9DB633AGILF
- Brand:
- Renesas Electronics
Egenskaber
Tekniske referencer
Lovgivning og oprindelsesland
Generel produktinformation
Find lignende produkter ved at vælge én eller flere attributter.
Vælg alle | Attribut | Værdi |
|---|---|---|
| Brand | Renesas Electronics | |
| Produkttype | Clock-buffere | |
| Indgangsfrekvens maks. | 110MHz | |
| Monteringstype | Overflade | |
| Emballagetype | TSSOP | |
| Benantal | 28 | |
| Forsyningsspænding min. | 3.3V | |
| Forsyningsspænding maks. | 4.6V | |
| Min. driftstemperatur | -40°C | |
| Driftstemperatur maks. | 85°C | |
| Standarder/godkendelser | RoHS | |
| Længde | 9.8mm | |
| Serie | 9DB633 | |
| Højde | 1.2mm | |
| Bilindustristandarder | Nej | |
| Vælg alle | ||
|---|---|---|
Brand Renesas Electronics | ||
Produkttype Clock-buffere | ||
Indgangsfrekvens maks. 110MHz | ||
Monteringstype Overflade | ||
Emballagetype TSSOP | ||
Benantal 28 | ||
Forsyningsspænding min. 3.3V | ||
Forsyningsspænding maks. 4.6V | ||
Min. driftstemperatur -40°C | ||
Driftstemperatur maks. 85°C | ||
Standarder/godkendelser RoHS | ||
Længde 9.8mm | ||
Serie 9DB633 | ||
Højde 1.2mm | ||
Bilindustristandarder Nej | ||
- COO (Country of Origin):
- TW
Renesas Electronics nul-forsinkelse-buffer understøtter PCIe Gen1 og Gen2 clockningskrav. Den drives af et differentielt SRC-udgangspar fra en IDT-hovedurgenerator. Den dæmper jitter på indgangsuret og har en valgbar PLL-båndbredde for at maksimere ydeevnen i systemer med eller uden spredning af spektrumur.
SMBus-interface
Valgbar PLL-båndbredde
Minimerer jitter, der spidser i nedstrøms PLL'er
Cyklus-til-cyklus jitter < 50 ps
Udgang-til-udgang forskydning < 50 ps
PCIe Gen3 fasejitter < 1,0 ps RMS