Nexperia, 74HC Overflade 1 SO, 16 Ben
- RS-varenummer:
- 170-7987
- Producentens varenummer:
- 74HC165D,653
- Brand:
- Nexperia
Indhold (1 rulle af 2500 enheder)*
Kr. 1.920,00
(ekskl. moms)
Kr. 2.400,00
(inkl. moms)
GRATIS levering for online ordrer over 600,00 kr.
På lager
- 5.000 enhed(er) klar til afsendelse fra et alternativt lager
Har du brug for mere? Indtast den mængde, du har brug for, og klik på "Tjek leveringsdatoer"
Enheder | Per stk. | Pr rulle* |
|---|---|---|
| 2500 + | Kr. 0,768 | Kr. 1.920,00 |
*Vejledende pris
- RS-varenummer:
- 170-7987
- Producentens varenummer:
- 74HC165D,653
- Brand:
- Nexperia
Egenskaber
Tekniske referencer
Lovgivning og oprindelsesland
Generel produktinformation
Find lignende produkter ved at vælge én eller flere attributter.
Vælg alle | Attribut | Værdi |
|---|---|---|
| Brand | Nexperia | |
| Produkttype | Skifteregister | |
| Emballagetype | SO | |
| Logikfamilie | 74HC | |
| Monteringstype | Overflade | |
| Antal elementer | 1 | |
| Forsyningsspænding min. | 2V | |
| Benantal | 16 | |
| Forsyningsspænding maks. | 6V | |
| Udløsertype | Forflanke | |
| Driftstemperatur maks. | 125°C | |
| Højde | 1.75mm | |
| Længde | 10mm | |
| Standarder/godkendelser | No | |
| Serie | 74HC165 | |
| Bilindustristandarder | Nej | |
| Vælg alle | ||
|---|---|---|
Brand Nexperia | ||
Produkttype Skifteregister | ||
Emballagetype SO | ||
Logikfamilie 74HC | ||
Monteringstype Overflade | ||
Antal elementer 1 | ||
Forsyningsspænding min. 2V | ||
Benantal 16 | ||
Forsyningsspænding maks. 6V | ||
Udløsertype Forflanke | ||
Driftstemperatur maks. 125°C | ||
Højde 1.75mm | ||
Længde 10mm | ||
Standarder/godkendelser No | ||
Serie 74HC165 | ||
Bilindustristandarder Nej | ||
74HC165, 74HCT165 er højhastigheds Si-gate CMOS-enheder. De er benkompatible med laveffekt Schottky TTL (LSTTL). 74HC165, 74HCT165 er 8 bit parallel belastning eller seriel ind skifteregistre med supplerende serielle udgange (Q7 og Q7) til rådighed fra det sidste trin. Når den parallelle belastningsindgang (PL) er LAV, indlæses parallelle data fra D0- til D7-indgangene i registeret asynkront. Når PL er HØJ, indføres data i registeret serielt ved DS-indgangen og springer ét trin mod højre (Q0 → Q1 → Q2 osv.) for hver positivt rettede clock-overgang. Denne facilitet muliggør parallel-til-seriel omformerudvidelse ved sammenkædning af Q7-udgangen til DS-indgangen på det efterfølgende trin. Clock-indgangen er en OR-struktur med gate, der muliggør brug af én indgang som aktiv LAV clock enable-indgang (CE).
Enkelt styreinterface
I/O-udvidelse
Mulighed for asynkrone og synkrone belastninger
Højfrekvens
Kan kaskadeforbindes
LED-drivere
Vigtige anvendelsesområder
Display
Styreenheder