Altera DK-DEV-10M50-A Udviklingssæt til programmerbar logik Udviklingssæt MAX 10 FPGA

Altera MAX 10 FPGA-udviklingssættet er en fuldt udstyret designplatform, som er opbygget omkring 50 K logikelementer (LE'er). Den er optimeret til integration på systemniveau med matrice-ADC, flash med dobbelt konfiguration og understøttelse af DDR3-hukommelseinterface. Det har et udvalg af tilslutningsmuligheder, herunder en indbygget USB-Blaster II, HDMI-udgang og dobbelt Ethernet til anvendelser med industrielt Ethernet. MAX 10 FPGA-udviklingssættet er en løsning til prototypefremstilling på systemniveau til industri, biler og forbrugerprodukter.

Med Altera MAX 10 FPGA-udviklingssættet kan du:

- Udvikle designs til 10M50D, F484-hus FPGA
- Måle ydelsen for MAX 10 FPGA ADC blokkonvertering
- Interface MAX 10 FPGA'er til DDR3 hukommelse med 300 MHz ydeevne
- Køre embedded Linux ved hjælp af Nios II-processoren
- Interface til datterkort og ydre enheder med HSMC og Digilent Pmod-kompatible konnektorer
- Måle FPGA-effekt hjælp af effektmålerens grafiske brugergrænseflade (GUI)
- Genbruge printkortet og skemaer som model for dit design

Programmering og konfiguration
- Integreret USB-Blaster II (JTAG)
- Ekstra JTAG direkte via 10-benet stiftliste

Hukommelsesenheder
- 64-Mx16 1 GB DDR3 SDRAM med blød hukommelsescontroller
- 128-Mx8 1 GB DDR3 SDRAM med blød hukommelsescontroller
- 512 MB Quad serielt periferisk interface (quad SPI) flash

Kommunikationsporte
- 2 x Gigabit Ethernet RJ-45-porte
- Mini-USB2.0 UART
- HDMI-videoudgang
- Universal højhastigheds mezzanine-kort (HSMC) konnektor
- 2 x 12-benede Digilent Pmod-kompatible konnektorer

Analog
- 2 x MAX 10 FPGA ADC SMA-indgange
- 2 x 10 ADC-stiftliste
- Potentiometerindgang til ADC
- Ekstern 16-bit DAC med SMA-udgang

Clocking
- 25 MHz ubalanceret, ekstern oscillator-clockkilde
- Silicon labs clockgenerator

Leveres med
- Mini USB-kabel til indbygget USB-Blaster II
- 2 A strømforsyning og kabel
- Gratis Quartus II Web Edition designsoftware

An FPGA is a semiconductor device consisting of a matrix of Configurable Logic Blocks (CLBs) connected through programmable interconnects. The user determines these interconnections by programming SRAM. A CLB can be simple (AND, OR gates, etc) or complex (a block of RAM). The FPGA allows changes to be made to a design even after the device is soldered into a PCB.