Micron, SDRAM, 2 Gb, Overflademontering 16 bit, 95 °C, 0 °C, 96 Ben, FBGA
- RS-varenummer:
- 696-929
- Producentens varenummer:
- MT41J128M16JT-125:K
- Brand:
- Micron
Indhold (1 enhed)*
Kr. 134,49
(ekskl. moms)
Kr. 168,11
(inkl. moms)
GRATIS levering for online ordrer over 600,00 kr.
Midlertidigt ikke på lager
- 150 enhed(er) afsendes fra 24. december 2026
- Plus 100 enhed(er) afsendes fra 28. januar 2027
Har du brug for mere? Indtast den mængde, du har brug for, og klik på "Tjek leveringsdatoer"
Enheder | Per stk. |
|---|---|
| 1 + | Kr. 134,49 |
*Vejledende pris
- RS-varenummer:
- 696-929
- Producentens varenummer:
- MT41J128M16JT-125:K
- Brand:
- Micron
Egenskaber
Tekniske referencer
Lovgivning og oprindelsesland
Generel produktinformation
Find lignende produkter ved at vælge én eller flere attributter.
Vælg alle | Attribut | Værdi |
|---|---|---|
| Brand | Micron | |
| Hukommelsesstørrelse | 2Gb | |
| Produkttype | SDRAM | |
| Databusbredde | 16bit | |
| Antal Bits per ord | 16 | |
| Klokfrekvens maks. | 800MHz | |
| Monteringstype | Overflademontering | |
| Emballagetype | FBGA | |
| Benantal | 96 | |
| Min. driftstemperatur | 0°C | |
| Driftstemperatur maks. | 95°C | |
| Bredde | 8mm | |
| Højde | 1.2mm | |
| Længde | 14mm | |
| Standarder/godkendelser | RoHS | |
| Serie | MT41J | |
| Forsyningsspænding maks. | 1.575V | |
| Forsyningsspænding min. | 1.425V | |
| Bilindustristandarder | Nej | |
| Vælg alle | ||
|---|---|---|
Brand Micron | ||
Hukommelsesstørrelse 2Gb | ||
Produkttype SDRAM | ||
Databusbredde 16bit | ||
Antal Bits per ord 16 | ||
Klokfrekvens maks. 800MHz | ||
Monteringstype Overflademontering | ||
Emballagetype FBGA | ||
Benantal 96 | ||
Min. driftstemperatur 0°C | ||
Driftstemperatur maks. 95°C | ||
Bredde 8mm | ||
Højde 1.2mm | ||
Længde 14mm | ||
Standarder/godkendelser RoHS | ||
Serie MT41J | ||
Forsyningsspænding maks. 1.575V | ||
Forsyningsspænding min. 1.425V | ||
Bilindustristandarder Nej | ||
- COO (Country of Origin):
- TW
Micron DDR3 SDRAM bruger en arkitektur med dobbelt datahastighed for at opnå højhastighedsdrift. Arkitekturen med dobbelt datahastighed er en 8 n-prefetch-arkitektur med et interface, der er designet til at overføre to dataord pr. urcyklus på I/O-benene. En enkelt læse- eller skriveoperation til DDR3 SDRAM består effektivt af en enkelt 8 n-bit-bred, fire-ur cyklus dataoverførsel på den interne DRAM-kerne og otte tilsvarende n-bit-bred, en halv-ur cyklus dataoverførsler på I/O-benene.
Selvopfriskende temperatur
Automatisk selvopdatering
Universalregister
I overensstemmelse med RoHS