CY23EP09ZXI-1H, PLL clockbuffer, 16 ben, TSSOP

1H-versionen fungerer op til 220 (200) MHz frekvenser ved 3,3 V (2,5 V) og har højere drev end -1 enhederne. Alle dele har on-chip PLL'er, der låser til et indgangsur på REF-benet. PLL-feedback (Phase-Locked loop) er på chippen og hentes fra CLKOUT-puden. Der er to rækker på hver fire udgange, som kan styres af Select-inputtene. Hvis alle outputure ikke er nødvendige, kan række B angives tre gange. De valgte indgange gør det også muligt at anvende indgangsuret direkte på udgangene til chip- og systemtestformål. PLL går i strømsparetilstand, når der ikke er stigende kanter på REF-indgangen (mindre end ∼2 MHz). I denne tilstand er udgangene tre-oplyste, og PLL er slukket, hvilket medfører mindre end 25 μA strømforbrug. I det særlige tilfælde, hvor S2:S1 er 1:0, omgås PLL, og REF udsendes fra DC til den maksimalt tilladte frekvens. Varen fungerer som en buffer uden forsinkelse i denne tilstand, og udgangene er ikke angivet med tre.