9DB102BGLFT, PLL clockbuffer, 20 ben, 20-benet TSSOP

Renesas Electronics PLL-ur er en nul-forsinkelse-buffer, der understøtter PCI Express clocking-krav. Den drives af et differentielt SRC-udgangspar fra et ICS CK410- eller CK505-kompatibelt hovedur. Den dæmper jitter på indgangsuret og har en valgbar PLL-båndbredde for at maksimere ydeevnen i systemer med eller uden spredning af spektrumur.

PLL eller bypass-tilstand eller PLL kan deaktivere indgående clock er tilgængelig
SMBus-interface eller ubrugte udgange kan deaktiveres
Industrielt temperaturområde kan leveres
Kompatibel med spredningsspektrum eller sporer spredningsindgangsur for lav EMI