9DB106BGILFT, PLL clockbuffer, 28 ben, 28-benet TSSOP

Renesas Electronics differentiel buffer er en nul-forsinkelse buffer, der understøtter PCIe Gen1 og Gen2 clocking krav. Den drives af et differentielt SRC-udgangspar fra en IDT CK410- eller CK505-kompatibel hovedurgenerator. Den dæmper jitter på indgangsuret og har en valgbar PLL-båndbredde for at maksimere ydeevnen i systemer med eller uden spredning af spektrumur. Et SMBus-interface giver mulighed for styring af PLL-båndbredde og bypass-muligheder, mens 2 clock-anmodningsben gør enheden velegnet til ekspreskortanvendelser.

SMBus-interface eller ubrugte udgange kan deaktiveres her
Kompatibel med spredning af spektrum eller sporing af spredning af indgangsur for lav EMI er tilgængelig
PLL eller bypass-tilstand eller PLL kan deaktivere indgående clock til stede
6 til 0,7 V udgangsdifferentialpar i strømtilstand