85102AGILF, Clock-buffere, 5-Input, 16 ben, TSSOP

Renesas Electronics 85102I er en højtydende 1-til-2 differential-til-HCSL-blæserbuffer med lav skævhed. 85102I har et differentielt clock-input. CLK0-, nCLK0-indgangsparret kan acceptere de fleste standard differentielle indgangsniveauer. Uraktiveringen synkroniseres internt for at eliminere urrunt-impulser på outputtet under asynkron bekræftelse/dekursaktivering af benet. Garanteret ydelse og delvis skævhed gør 85102I ideel til de opgaver, der kræver en god ydeevne og gentagelsesnøjagtighed.

To 0,7 V differentiel HCSL udgange
Valgbare differentielle CLK0-, nCLK0- eller LVCMOS-indgange
CLK0-, nCLK0-par kan acceptere følgende differentiale
Indgangsniveauer: LVPECL, LVDS, LVHSTL, HCSL
CLK1 kan acceptere følgende indgangsniveauer:
LVCMOS eller LVTTL
Maksimal udgangsfrekvens: 500 MHz
Konverterer ethvert ubalanceret indgangssignal til 3,3 V.
HCSL niveauer med modstand bias på nCLK indgang
Udgangsskævhed: 65 ps (maks.)
Skævhed mellem dele: 600 ps (maks.)
Udbredelsesforsinkelse: 3,2 ns (maksimum)