74HC73D-Q100J, Flip-flop IC, HC, CMOS

Nexperia dobbelt negativ kant udløst JK flip-flop med individuelle J, K, ur (NCP) og reset (nr) indgange og supplerende NQ og NQ udgange. J- og K-indgangene skal være stabile én opstillingstid før OVERGANG fra HØJT til LAVT ur for forudsigelig drift. (Nr) er asynkron, når DEN ER LAV, tilsidesætter den ur- og dataindgangene og tvinger NQ-udgangen TIL AT VÆRE LAV og NQ-udgangen høj. Schmitt-trigger-funktion i clock-indgangen gør kredsløbet meget tolerant over for langsommere tider for clock-stigning og -fald. Indgange omfatter klemme-dioder. Dette muliggør brug af strømbegrænsningsmodstande til interfaceindgange til spænding på mere end VCC.

Produktkvalificering til biler i overensstemmelse med AEC-Q100 (kvalitet 1)
Specificeret fra -40 °C til +85 °C og fra -40 °C til +125 °C
CMOS lavt effekttab
Bredt forsyningsspændingsområde fra 2,0 til 6,0 V.
Stor immunitet over for støj
LATCH-up-ydelse overstiger 100 mA pr. JESD 78 klasse II niveau B.