Microchip, 32bit AVR32UC Mikrokontroller, 60MHz, 512 KB Flash, 64 Ben TQFP

AVR32 UC er en højtydende 32-bit RISC mikroprocessorkerne udviklet til omkostningsfølsomme, embeddede applikationer med særlig vægt på lavt strømforbrug, høj kodetæthed og høj ydelse. Processoren omfatter en hukommelsesbeskyttelsesenhed (MPU) og en hurtig og fleksibel interruptkontroller til understøttelse af moderne driftssystemer og realtidsdriftssystemer. Der kan opnås større beregningskapacitet ved at anvende et rigt sæt DSP-instruktioner.
For fuld udnyttelse af 32-bit arkitektur, er AVR32 ikke binært kompatibel med tidligere AVR-arkitekturer. For at opnå høj kodetæthed, er instruktionsformatet fleksibelt og giver både kompakte 16-bit- og udvidede 32-bit-instruktioner. Mens de fleste instruktioner er 16-bit, implementeres de kraftfulde 32-bit-instruktioner for at øge ydelsen. Kompakte og udvidede instruktioner kan frit mikses i instruktionsstrømmen.

Microchip AT32UC3B 32-bit system-on-chip mikrokontroller er baseret på AVR32 UC RISC-processoren, der kører ved frekvenser op til 60 MHz. Den fungerer med en enkelt 3,3 V eller dobbelt 1,8 V til 3,3 V strømforsyning. Processoren implementerer en MPU (Memory Protection Unit) og en hurtig og fleksibel interrupt-controller til understøttelse af moderne operativsystemer og realtids-operativsystemer. Det indeholder on-chip Flash og SRAM hukommelser for sikker og hurtig adgang. Den eksterne Direct Memory Access-controller gør det muligt at overføre data mellem eksterne enheder og hukommelser uden at involvere processoren, hvilket også drastisk reducerer de indirekte omkostninger ved overførsel af kontinuerlige og store datastrømme mellem moduler inden for MCU'en. Den har mange kommunikationsgrænseflader til kommunikationsintensive applikationer. Ud over standard serielle interfaces som USART, SPI eller TWI er andre interfaces som fleksibel synkron seriel kontroller og USB tilgængelige. USART understøtter forskellige kommunikationstilstande, f.eks. SPI-tilstand.

Udfører op til 1.39 DMIPS/MHz
Hukommelsesbeskyttelsesenhed
Maksimal CPU-hastighed på 60 MHz
Syv perifere DMA-kanaler forbedrer hastigheden for kommunikation med eksterne enheder
Intern højhastigheds flash på 512 Kbyte
Forudindlæsning af buffer optimerer udførelse af instruktion ved maksimal hastighed
Automatisk afbrydelsestjeneste med lav ventetid med programmerbar prioritet
Understøtter I2S og generiske rammebaserede protokoller
Pakketype af 64-benet TQFP/QFN (44 GPIO-ben)