S27KS0641DPBHI020, SDRAM, 64Mbit, Overflademontering, 333Mbit/s, 24 ben, FBGA

3,0 V i/O, 11 bussignaler
Ur med én ende (CK)
1,8 V i/O, 12 bussignaler
Differentialur (CK, CK#)
Valg af chip (CS#)
8-bit databus (DQ [7:0])
Læse-Skrive Data Stroboskop (Rwds)
Tovejs Datastrobe/Maske
Output ved start af alle transaktioner for at angive opdateringslatens
Output under læste transaktioner som Læs data strobe
Input under skrivetransaktioner som Write data Mask
RWDS DCARS-timing
Under læste transaktioner modregnes RWDS med et andet ur, fase skiftet CK
Phase Skiftet Clock bruges til at flytte RWDS-omstillingskanten inden for dataøjet
Op til 333 Mbps
Double-data Rate (DDR) - to dataoverførsler pr. ur.
166 MHz clock-hastighed (333 Mbps) ved 1,8 V VCC
100 MHz clock-hastighed (200 Mbps) ved 3,0 V VCC
Sekventielle burst-transaktioner
Konfigurerbare Burst-Egenskaber
Indpakkede burstlængder:
16 byte (8 ure)
32 byte (16 ure)
64 byte (32 ure)
128 byte (64 ure)
Lineær burst
Hybrid option - en indpakket burst efterfulgt af lineær burst
Indpakket eller lineær bursttype valgt i hver transaktion
Konfigurerbar udgangsdrivstyrke
Tilstande med lavt strømforbrug
Dyb Slukning
Hus
24-kuglers FBGA