85104AGILF, Clock-buffere, 5-Input, 20 ben, TSSOP
- RS-varenummer:
- 216-6210
- Producentens varenummer:
- 85104AGILF
- Brand:
- Renesas Electronics
Der er mulighed for mængderabat
Indhold (1 enhed)*
Kr. 93,99
(ekskl. moms)
Kr. 117,49
(inkl. moms)
GRATIS levering for online ordrer over 500,00 kr.
Restlager hos RS
- Sidste 222 enhed(er), klar til afsendelse fra et alternativt lager
Enheder | Pr stk. |
|---|---|
| 1 - 9 | Kr. 93,99 |
| 10 - 24 | Kr. 91,48 |
| 25 - 49 | Kr. 89,09 |
| 50 - 99 | Kr. 86,77 |
| 100 + | Kr. 84,60 |
*Vejledende pris
- RS-varenummer:
- 216-6210
- Producentens varenummer:
- 85104AGILF
- Brand:
- Renesas Electronics
Egenskaber
Tekniske referencer
Lovgivning og oprindelsesland
Generel produktinformation
Find lignende produkter ved at vælge én eller flere attributter.
Vælg alle | Attribut | Værdi |
|---|---|---|
| Brand | Renesas Electronics | |
| Logikfunktion | Clock-buffere | |
| Antal clock-indgange | 5 | |
| Kapslingstype | TSSOP | |
| Benantal | 20 | |
| Vælg alle | ||
|---|---|---|
Brand Renesas Electronics | ||
Logikfunktion Clock-buffere | ||
Antal clock-indgange 5 | ||
Kapslingstype TSSOP | ||
Benantal 20 | ||
Renesas Electronics 85104I er en højtydende 1-til-4 differential/LVCMOS-til-0,7 V HCSL-fanout-buffer med lav skævhed. 85104I har to valgbare clock-indgange. CLK0-, nCLK0-parret kan acceptere de fleste standard differentielle indgangsniveauer. Den ubalancerede CLK1 kan acceptere LVCMOS eller LVTTL indgangsniveauer. Uraktiveringen synkroniseres internt for at eliminere urrunt-impulser på udgangene under asynkron bekræftelse/dekursaktivering af ben.
Fire 0,7 V differentiel HCSL udgange
Valgbare differentielle CLK0-, nCLK0- eller LVCMOS-indgange
CLK0-, nCLK0-par kan acceptere følgende differentiale
Indgangsniveauer: LVPECL, LVDS, LVHSTL, HCSL
CLK1 kan acceptere følgende indgangsniveauer:
LVCMOS eller LVTTL
Maksimal udgangsfrekvens: 500 MHz
Konverterer ethvert ubalanceret indgangssignal til 3,3 V.
HCSL niveauer med modstand bias på nCLK indgang
Udgangsskævhed: 100 ps (maks.)
Skævhed mellem dele: 600 ps (maks.)
Udbredelsesforsinkelse: 3,2 ns (maksimum)
Additiv fasejitter, RMS:0,22 ps (typisk)
Valgbare differentielle CLK0-, nCLK0- eller LVCMOS-indgange
CLK0-, nCLK0-par kan acceptere følgende differentiale
Indgangsniveauer: LVPECL, LVDS, LVHSTL, HCSL
CLK1 kan acceptere følgende indgangsniveauer:
LVCMOS eller LVTTL
Maksimal udgangsfrekvens: 500 MHz
Konverterer ethvert ubalanceret indgangssignal til 3,3 V.
HCSL niveauer med modstand bias på nCLK indgang
Udgangsskævhed: 100 ps (maks.)
Skævhed mellem dele: 600 ps (maks.)
Udbredelsesforsinkelse: 3,2 ns (maksimum)
Additiv fasejitter, RMS:0,22 ps (typisk)
