W9751G6KB25I, SDRAM, 512Mbit, Overflademontering, 84 ben, WBGA

W9751G6KB er en 512 MB DDR2 SDRAM og en hastighed, der involverer -18, 18I, -25, 25L, 25I og -3.

Dobbelt datahastighedsarkitektur: To dataoverførsler pr. clock-periode
CAS-reaktionstid: 3, 4, 5, 6 og 7
Burstlængde: 4 og 8
2-vejs, differential datablink (DQS og /DQS) sendes/modtages med data
Kantjusteret med læse-data og centerjusteret med skrive-data
DLL justerer DQ- og DQS-overgange med clock
Differentiale clock-indgange (CLK og /CLK)
Datamasker (DM) til skrive-data
Kommandoer, der indtastes på hver positiv CLK-kant, data- og datamaske, refererer til begge kanter af /DQS
Opslået/CAS-programmerbar additiv latenstid understøttes for at gøre kommando- og databussens effektivitet
Læse latens = Additiv latens plus CAS Latency (RL = al + CL)
Off-Chip-Driver impedansjustering (OCD) og On-Die-Termination (ODT) for bedre signalkvalitet
Automatisk forladningsdrift til læse- og skrive-burst
Automatisk opdatering og selvopdatering
Forladet nedlukning og aktiv nedlukning
Skriv Datamaske
Skriveventetid = Læseventetid - 1 (WL=RL-1)
Grænseflade: SSTL_18